Si sur diyaudio ils mettent 1µ, on en mettra 10.
Revoyons la chose depuis le début et tâchons de comprendre. (ce que je vais tenter de faire, mais je peux me tromper)
Extraits du datasheet : http://www.ti.com/lit/ds/symlink/tpa3255.pdfLe schéma bloc
Au vu de l'explication donnée par Alain, on pourrait croire que cette capa est une capa de filtrage qui influence le temps de démarrage du même style que la capa supplémentaire sur un régulateur low-noise.
Le schéma bloc montre que non. Cette capa met en Mute l'analogique et, peut être un détail, en plein dans la contre-réaction.
Elle influence la réjection de l'alimentation, ok quelle alimentation ? PVDD ? je doute très fort.
Je dirais AVDD et encore, je dirais quelle influence le signal et peut y créer du bruit ou diminuer des résidus de AVDD.
Vu le nom de cette capa, on va voir la séquence de démarrage :
A noter que TI dit qu'il n'y a pas de séquence particulière a avoir, mais donne ce timing. 
Et ne dit pas s'il est pour du SE ou BTL.
V_Cstart n'est pas repris dans la datasheet du TPA3251 et VOUT_X y monte de manière linéaire.Vu que la capa s'appelle C_Start, on pense directement à V_CSTART.
Pour moi c'est pas certain à 100% et pas vraiment clair : qui détermine tPrecharge ?
Reprenons depuis le début, PVDD se met ON, les autres alim aussi (chez nous avec un léger retard vu le temps de démarrage du DC/DC).
Le µC force le Reset le temps que ces alims soient stables.
Le µC lâche le Reset ce qui a pour effet de mettre On le régulateur interne AVDD.
On voit sur Vin une charge de capa, ce sont les capas de DC-blocking sur le signal qui montent à Vbias. Là enfin, pour moi, il y a une différence entre SE et BTL, en SE il y a une capa de sortie qui devra aussi monter à PVDD/2.
Edit en relisant, bêtise vu que cette capa ne se chargera que lorsque la PWM sera présente.Après tPrecharge la PWM se met en activité sur OUTx. On suppose qu'il n'y a pas de signal audio en entrée donc PWM à 50%.
Il est donc normal que VOUT_X change, il devrait passer de 0V à PVDD/2.
Alors cette rampe?
Voudrait dire qu'après tPrecharge, AVDD via une résistance est appliqué à la ligne C_Start ?
Possible, PWM RECEIVER passerait de 0% (pas de PWM) à 50%.
Dans ce cas tPrecharge est déterminer par le temps de charge des capas de bootstrap (+- dit dans la datasheet) qui actionnent UVP (Under Voltage).
Mais dans ce cas le schéma bloc n'est pas juste vu qu'il n'y a pas de flèche allant vers Startup Control.
Second hypothèse, V_CStart commencerait directement lors de l'établissement de AVDD ?
C'est plus en phase avec le schéma bloc, faudrait voir ce qui se passe au niveau de la contre réaction dans les 2 cas.
Si c'est ce cas la capa détermine tPrecharge + tStartup dans la condition que UVP soit relâcher avant ce délai. (une capa de bootstrap se charge normalement très vite, il faut juste que le transistor du bas soit ON pour le permettre)
Pour conclure
En SE cette capa doit être importante pour compenser le temps de charge de la capa de sortie.
En BTL, elle pourrait être de la même valeur ?
Oui si les 2 amplis se comportent de la même manière pour passer de 0V à PVDD en sortie, sinon c'est ploc.
Ce serait une raison pour cette faible valeur en BTL.
Autre raison possible, cette capa a un impact sur le signal, une grosse capa= X7R et donc effet piézo alors qu'une petite est en NPO. (mais là c'est pas conforme à TI vu que cette capa de 10nF est en X7R dans la BOM de la carte d'évaluation).
Je suis donc toujours douteux et dirais que l'on a pris le luxe de régulateurs de course, alors vouloir une bonne réjection sur une alim qui ne fournis pas de bruit ?
Il faut aussi voir comment le démarrage se passe s'il y a du signal audio en entrée.
c'est devenu linaire maintenant ?
![:]](./images/smilies/8.gif "Dan.San")